Jag läste kurser på högskola för att få informationen, och jag har tyvärr inget material jag kan dela just nu. Ske se vad jag kan gräva fram (om något) ikväll. Men, jag skummade lite fort, och...
Boken som delas här:
https://support.xilinx.com/s/question/0D52E00006r8lxCSAQ/guid...
verkar relativt vettig för förståelse och generella begrepp, men inte så mycket språkhjälp om just VHDL. Mest hur man ska tänka när man jobbar med HDL.
https://nandland.com/introduction-to-vhdl-for-beginners-with-...
Är en bra sida för att få in lite exempel och förståelse. Tryck runt lite så hittar man även FPGA-101 och exempel i både VHDL och Verilog.
Jag skulle för övrigt rekommendera att *inte* använda ISE till något annat än syntesen. Det absolut lättaste för dig skulle vara att hämta ned en nyare version av Vivado och göra utvecklingen där i. Vivado har en inbyggd aktiv linter (så du direkt ser dina syntax-misstag), RTL-analysator och simulator. När du utvecklat "färdigt" (det är inte färdigt första gången!) ditt projekt importerar du filerna till ISE och gör endast syntes och implementation till FPGAn där.
Tack, Det låter vettigt. (Är för övrigt lite nyfiken på Artix-7 men där gäller ju Vivado)
