Den bild som AMD visade i ursprungsartikeln är tyvärr rätt målande för vad vi som är att vänta framöver
Den del som utelämnas här är egentligen ännu värre, "death of Dennard scaling" som började ta fart redan runt 45-65 nm.
Så länge som både Moores "lag" och "lagen" om Dennard-skalning (ingen är egentligen en lag, utan en observation kring något som råkade gälla under flera decennier) fungerade så vi enorm prestandaförbättring, både via högre IPC och högre frekvens, vid varje ny generation.
Moores lag såg till att det gick att bygga större och mer avancerade kretsar utan att priset drog iväg medan Dennard scaling såg till att effekten per transistor minskade ungefär i samma takt som densiteten ökade (effekt per area var ungefär konstant).
Utan Dennard scaling har det forfarande gått att öka IPC, framförallt genom att lägga transistorbudget på allt mer specialiserade funktioner. Men nu får man endera acceptera en högre total effekt alt. designa kretsar like hur systemkretsarna allt mer designas: i praktiken kommer aldrig hela kretsen användas samtidigt för ett enskilt fall, men det finns kisel för att specifikt accelerera de viktigaste och/eller tyngsta uppgifterna. D.v.s. man designar för att ha "dark silicon", delar av kretsens förväntas vara inaktiv i normalfallet.
Den riktigt stora gemensamma trenden just nu, öka cache storlek: AMD har det i alla RDNA2, man har sin 3D-cache för CPU, Apple har brutalt stor cache till sina CPUer på varje nivå (Max har 48 MB L3$ och Ultra 96 MB), Nvidia verkar också dra till med väsentligt större cache i Lovlace (ryktas om 96 MB i toppmodellen, jämför det mot 6 MB i toppmodellen av Ampere), enda relevanta nyheten i Raptor Lake verkar vara uppskruvad cache (L2$ ökar med 60 % i P-cores och 100 % i E-cores, medan L3$ ökar ~20 %).
Tittar man på bilden AMD visar ovan känns det egentligen helt bakvänt, SRAM är en av de saker som skalar allt sämre med varje krypning (används för cache) medan logikceller (används t.ex. för att öka IPC samt designa specialfunktioner) fortfarande skalar.
Problemet är nära nog total avsaknad av Dennard scaling numera. Effekten på transistor minskar långt mindre än densiteten ökar numera, d.v.s. effekten per area-enhet och därmed effekten per krets, om man bygger ungefär lika stora kretsar, ökar.
Valet man har då är att öka effekten så mycket som man anser "rimligt", sen får man göra det bästa av situationen. Utdelningen i prestanda är rätt dålig, räknat per area-enhet, på att öka mängden cache. Men det är trots allt något man kan göra utan att effekten går i taket. Tvärtom kan mer SRAM minska effekten då det kostar långt mer att läsa/skriva från RAM än från cache. Och är också gigantisk mängd cache som gör "chiplets" konkurrenskraftiga mot monolitiska kretsar.
Massiv mängd cache "döljer" nackdelarna med flera kretsar (som är att kommunikation utanför en krets drar betydligt mer effekt och har högre latens än kommunikation inom en krets).
Man kan se det på flera sätt.
Positiva synsättet är att industrin visar åter igen att man är otroligt bra på att anpassa sig till hårda begränsningar. Än så länge ökar trots allt prestanda per Watt för varje generation, både AMD och Nvidia har haft rätt stora ökning på GPU-sidan trots ökning av totaleffekt!
Negativa synsättet är att vi kommer få se en långsammare utveckling med avseende på prestandaökning per år. Lär tyvärr också komma med en generell ökning i pris på toppkorten då det vi nu går mot möjliggör mer komplicerade produkter (går att bygga mer komplicerade saker nu när man effektivt kan kombinera flera kretsar till att lösa en viss uppgift).